Synopsys 推出业界首个 HBM3 内存设计解决方案,带宽 921 GB/s

Synopsys 推出业界首个 HBM3 内存设计解决方案,带宽 921 GB/s
文章摘要:  10 月 10 日消息 根据外媒 techpowerup 报道,美国公司 Synopsys(新思)于 10 月 9 日宣布推出业界首个完整的 HBM3 IP 内存芯片设计方案。这项技术是 HBM2e 的升级版,可以满足高性能计算设备、计算加速卡等产品的高带宽需求,采用多层芯片封装的工艺。HBM 内存通常封装在 GPU 芯片旁,相比传统显存芯片速率大幅提升,HBM3 可以实现高达 921GB/s 的内存带宽。

  10 月 10 日消息 根据外媒 techpowerup 报道,美国公司 Synopsys(新思)于 10 月 9 日宣布推出业界首个完整的 HBM3 IP 内存芯片设计方案。这项技术是 HBM2e 的升级版,可以满足高性能计算设备、计算加速卡等产品的高带宽需求,采用多层芯片封装的工艺。HBM 内存通常封装在 GPU 芯片旁,相比传统显存芯片速率大幅提升,HBM3 可以实现高达 921GB/s 的内存带宽。

  据了解,新思科技是全球排名第一的电子设计自动化 (EDA) 解决方案提供商,全球排名第一的芯片接口 IP 供应商,主要提供芯片设计软件和解决方案等。本次发布的 HBM3 解决方案,包括验证 IP、用于 ZeBu 仿真的 HBM3 模型以及 HAPS 原型设计方案等,可以加速相关产品的设计开发流程。

Synopsys 推出业界首个 HBM3 内存设计解决方案,带宽 921 GB/s

  新思科技的 DesignWare HBM3 控制器 IP 还支持多种灵活的配置,包括纠错码、刷新管理、奇偶校验等高级 RAS 功能,可以最大化减少内库存延迟,优化数据完整性。具体来看,方案中的 HBM3 芯片利用特制的微凸点阵列与中间通讯层连接,中间层采用内走线设计,具有更大的灵活性,有助于缩小长度。

  DesignWare HBM3 PHY IP 采用 5nm 制造工艺,同时每个引脚的通讯速度高达 7200Mbps。芯片的电源效率相比前代产品也有提升,并支持多达 4 种功耗状态。官方表示,Synopsys 公司将继续满足数据密集型 SoC 的设计和验证要求,为 HBM3、DDR5、LPDDR5 内存提供高质量的解决方案。

  了解到,美光、三星电子以及 SK 海力士等该公司均表示,将继续与新思科技进行合作,致力于开发下一代 HBM3 内存,以满足日益增长的 AI、图形运算需求。

特别提醒:本网信息来自于互联网,目的在于传递更多信息,并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益,请及时联系我们,本站将会在24小时内处理完毕。

本站尊重版权,转载目的在于传递更多信息,若内容侵犯您的权益,请及时联系我们,本站将及时处理。

扫一扫,分享到微信

猜你喜欢

微信公众号

微信公众号