昨天，ARM发布了2020年度新品家族，包括纯粹64位的超大核心Cortex-X2、大核心Cortex-A710、小核心Cortex-A510(分别取代X1、A78、A55)，三级缓存和丛簇设计DSU-110，互连网格网络IP CI-700，芯片网络IP NI-400。
今年3月底，ARM正式发布了64位指令集ARMv9，号称10年来最重要的创新，IPC性能提升多达30%。
4月底，我们看到了ARMv9指令集的首个产品，面向数据中心的Neoverse N2(同时还有32位的Nerovers V1)。
现在，ARMv9首次来到了消费级市场，而且同时用于三种不同级别的核心，上来就是完整的一整套解决方案。
先来看超大核心X2，仅支持AArch64 64位指令而不再兼容32位，拥有全新层级的性能。
前端方面，分支预测与预取单元解耦分离，从而可以在内核之前提前运行，从而减少预测错误，同时改进了分支预测精度，提升了大型指令负载的性能。
核心方面，流水线长度从11个指令周期减少到10个，其中分派阶段从2个周期减少到1个，这可是个非常大的变动。
同时，乱序执行窗口增大了最多30％，244条增至最多288条，再加上指令压缩和绑定，实际还可以保存更多。
FP/ASIMD流水线现在支持SVE2，矢量长度为128b，可以大大提升机器学习性能。
后端方面，载入存储窗口和结构增大了33％，可以提升内存级并行度，一级缓存d-TLB也增大了20%，另外增强了数据预取能力。
性能方面，ARM宣称X2相比于X1整数性能提升16％，机器学习性能则可以翻一番，不过注意对比时X2的三级缓存容量为8MB，增大了一倍。
X1核心何时商用取决于芯片厂商，不过ARM提到它正在用于笔记本等大屏计算设备，显然已经有了不少设计，只待宣布。
特别提醒：本网信息来自于互联网，目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，并请自行核实相关内容。本站不承担此类作品侵权行为的直接责任及连带责任。如若本网有任何内容侵犯您的权益，请及时联系我们，本站将会在24小时内处理完毕。
本站尊重版权，转载目的在于传递更多信息，若内容侵犯您的权益，请及时联系我们，本站将及时处理。
